Sub Bab 7.17

Computer Analysis

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Komponen

3. Dasar Teori

4. Gambar dan Video Rangkaian

5. File Download

1. Tujuan[Kembali]

Tujuan :

• Dapat mensimulasi/membuat rangkaian pada perangkat lunak di komputer
• Membuktikan hasil/jawaban suatu permasalahan rangkaian pada chapter-chapter sebelumnya.
• Analisis yang lebih akurat dan mendalam terhadap biasing FET.
• Memperoleh pemahaman yang lebih mendalam tentang bagaimana perubahan dalam biasing FET mempengaruhi kinerjanya.
• Merancang rangkaian biasing FET yang optimal dengan lebih cepat dan efisien.

2. Komponen[Kembali]

• AC power, sebagai sumber arus ac (bolak balik)

• Resistor, berfungsi sebagai pembagi, pembatas dan pengatur arus dalam suatu rangakaian.

Resistor 1k Ohm

Resistor berfungsi untuk menghambat arus dalam rangkaian listrik.

Cara menghitung nilai resistansi resistor dengan gelang warna :

1. Masukan angka langsung dari kode warna gelang pertama.

2. Masukan angka langsung dari kode warna gelang kedua.

3. Masukan angka langsung dari kode warna gelang ketiga.

4. Masukkan jumlah nol dari kode warna gelang ke-4 atau pangkatkan angka tersebut dengan 10 (10^n), ini merupakan nilai toleransi dari resistor.

• Transistor, berfungsi sebagai penguat, seabagai sirkuit pemutus dan penyambung arus, stabilitas tegangan, dan modulasi sinyal

• Ground, berfungsi sebagai penghantar arus listriklangsung ke bumi

• Kapasitor, berfungsi sebagai tempat penyimpangan arus dan tegangan

• Batterai, berfungsi sebagai sumber arus DC

3. Dasar Teori[Kembali]

Analisis komputer bertujuan untuk membuktikan hasil/jawaban suatu permasalahan rangkaian pada chapter-chapter sebelumnya.

Konfigurasi Pembagi Tegangan

Hasil contoh 7.19 akan  diverifikasi menggunakan Proteus.

Gambar Contoh 7.19

Jaringan pada Gambar 7.72 dibangun dengan menggunakan metode komputer dijelaskan dalam bab-bab sebelumnya. yang terdiri dari transistor (J2N3819 JFET), sumber dc, resistor, dan kapasitor. Tiga VIEWPOINTS muncul pada gambar 7,19 yang diperoleh dari perpustakaan SPECIAL.slb. Kami ingin mengatur nilai beta untuk transistor agar sesuai dengan contoh.

Gambar 7.72

Nilai Beta ditentukan dengan menggunakan beta = I DSS/VP^2 dan IDSS dan VP yang disediakan. Hasil Simulasi tampak pada Gambar 7.72 dengan tegangan bias dc dan level arus. Arus drain yang dihasilkan adalah 4,225 mA, dibandingkan dengan level yang dihitung sebesar 4,24 mA—an. Tegangan VGS adalah 3,504 V - 5,070 V = -1,57 V versus yang dihitung tingkat -1,56 V pada Contoh 7.19

Jaringan Kombinasi

Selanjutnya, hasil Contoh 7.12 dengan transistor dan JFET akan diverifikasi.

Gambar Contoh 7.12

Gambar 7.73, Simulasi dari Gambar Contoh 7.12

Gambar 7.74, Simulasi lain dari Gambar Contoh 7.12

Untuk transistor Bf diset ke 180, sedangkan untuk JFET, Beta diset ke 0,333 mA/V 2 dan Vto ke -6 V seperti yang disebutkan dalam contoh. Hasil untuk semua level dc muncul di Gambar 7.73. Perhatikan lagi perbandingan yang sangat baik dengan solusi kalkulator, dengan VD sebesar 11,44 V berbanding 11,07 V, VS = VC sebesar 7,138 V berbanding 7,32 V, dan VGS sebesar 3,380 V - 7,138 V = 3,76 V berbanding -3,7 V.

4. Gambar dan Video Rangkaian[Kembali]

• Gambar 7.72

• Gambar 7.73

• Gambar 7.74

5. File Download[Kembali]

- Rangkaian 7.72 [Download]

- Rangkaian 7.73 [Download]

- Rangkaian 7.74 [Download]

- Datasheet NPN [Download]

- Datasheet JFET [Download]